PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2002246901 A

(43) Date of publication of application: 30.08.02

(51) Int. CI

H03L 7/089 G11B 20/14 H03L 7/087 // G11B 7/0045

(21) Application number: 2001038193

(71) Applicant:

SANYO ELECTRIC CO LTD

(22) Date of filing: 15.02.01

(72) Inventor:

KIYOSE MASASHI


(54) PHASE COMPARATOR

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a phase comparator which is capable of accurately comparing two signals with each other on phase and frequency, even if the signals vary in a duty ratio, when two signals are compared with each other for their phase and frequency.

SOLUTION: A VCO 121 is controlled, so as to oscillate clock signals whose frequency is synchronized with that of wobbling signals. A rise comparator 111 compares the sub-harmonic clock signals of the clock signals oscillated by the VCO 121 with the wobbling signals, and signals corresponding to the above comparison result are outputted from a charging pump 112, while a fall comparator 113 compares the trailing edge of the subharmonic clock signal with that of the wobbling signal pulse, and signals, corresponding to the above comparison result, are outputted from a charging pump 114. The signals outputted from the charging pumps 112 and 114 are smoothed into DC voltage signals by a low-pass filter 120, the DC voltage signals are applied to the VCO 121.

COPYRIGHT: (C)2002,JPO



	, ,		-
·			
		·	
		·	

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-246901 (P2002-246901A)

(43)公開日 平成14年8月30日(2002.8.30)

(51) IntCL'		識別記号	ΡI		-	iマコード(多考)
HO3L	7/089		G11B	20/14	351A	5D044
G11B	20/14	351		7/0045	D	5D090
HOSL	7/087		H03L	7/08	D	5 J 1 O 6
// G11B	7/0045				P	

審査請求 未請求 請求項の数4 OL (全 10 頁)

(21)出顯番号	特額2001-38193(P2001-38193)	(71)出願人	000001889		
(22)出顧日	平成13年2月15日(2001.2.15)		三洋電機株式会社 大阪府守口市京阪本通2丁目5番5号		
(22) Milet El	十成13年2月13日(2001. & 13)	(72)発明者			
	•		大阪府守口市京阪本通2丁目5番5号 三		
	•		洋電機株式会社内		
		(74)代理人	100111383		
			弁理士 芝野 正雅		


最終頁に続く

(54) 【発明の名称】 位相比較器

(57)【要約】

【課題】2つの信号の位相及び周波数の比較に際し、その信号のデューティ比が変化する場合であれ、それら信号の位相及び周波数比較を的確に行うことのできる比較器を提供する。

【解決手段】VCO121では、ウォブル信号に周波数 同期したクロックを発振するよう制御される。立ち上がり比較部111では、とのVCO121の発振するクロックの分周クロックとウォブル信号とが比較され、との比較結果に応じた信号がチャージポンブ112から出力される。一方、立ち下がり比較部113には、同信号のパルスの立ち下がりが比較され、との比較結果に応じた信号がチャージポンブ114から出力される。これらチャージポンブ112及び114の出力信号がローバスフィルタ120によって平滑化された直流電圧信号が、VCO121に印加される。



【特許請求の範囲】

【請求項1】2つのパルス信号の立ち上がりタイミング の差に応じた第1の信号を出力する立ち上がり比較部 と.

前記2つのパルス信号の立ち下がりタイミングの差に応 じた第2の信号を出力する立ち下がり比較部とを備え、 前記第1及び第2の信号に基づいて前記2つのパルス信 号の各バルスの中心の位相差を検出する位相比較器。

【請求項2】前記立ち上がり比較部は、前記2つのバル ス信号の一方が立ち上がってから他方が立ち上がるまで 10 の期間、先行して立ち上がったパルスが何れであるかに 応じて互いに異なる電位レベルの信号を出力するもので

前記立ち下がり比較部は、前記2つのパルス信号の一方 が立ち下がってから他方が立ち下がるまでの期間、先行 して立ち下がったパルスが何れであるかに応じて互いに 異なる電位レベルの信号を出力する請求項1記載の位相 比較器。

【請求項3】前記立ち上がり比較部は、前記2つのバル ス信号の一方が立ち上がってから他方が立ち上がるまで の期間、前記2つのパルス信号の立ち上がりタイミング の差に応じて第1の指令信号を出力する第1の比較回路 と、前記第1の指令信号に応じて、前記第1の信号を出 力する第1のチャージポンプと、

を備えて構成され、

前記立ち下がり比較部は、前記立ち上がり比較部に入力 される2つのパルス信号の反転信号を出力するインバー タと、前記反転信号の一方が立ち下がってから他方が立 ち下がるまでの期間、これら2つの反転信号の立ち下が りタイミングの差に応じて、第2の指令信号を出力する 第2の比較回路と、前記第2の指令信号に応じて、前記 第2の信号を出力する第2のチャージポンプと、を備え て構成される請求項2記載の位相比較器。

【請求項4】当該位相比較器の出力を平滑化するローバ スフィルタの入力端と、前記ローパスフィルタの出力す る直流電圧によって制御される電圧制御発振器の出力端 との間に設けられるとともに、

前記2つのパルス信号として前記電圧制御発振器の発振 するクロックと光ディスクに形成されているウォブル信 号とが入力される請求項1~3の何れかに記載の位相比 較器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、例えばPLL (Ph ased Locked Loop) 等に用いられる位相比較器に関す る。

[0002]

【従来の技術】周知のように、データを記録する記録媒 体の1つとして、光ディスクが知られている。 こうした 光ディスクの中には、記録可能な媒体も存在する。そし 50 ス信号の立ち上がりタイミングの差に応じた第1の信号

て、この記録可能な光ディスクには、通常、案内溝とし て機能するブリグルーブが螺旋状に形成されている。と のブリグルーブは同螺旋に対して蛇行(ウォブル)する 成分を有し、このウォブル成分には光ディスク内での位 置情報等が含まれている。これにより、光ディスクへの. データの記録時においては、上記ウォブル成分からディ スク上の位置情報を再生することで記録位置を把握しつ つ、ブリグループに沿ってデータを記録することができ るようになる。

【0003】とうした光ディスクへのデータの記録を精 度よく行うためには、光ディスクヘデータを記録するタ イミングを、光ディスクの回転に基づいたものとすると とが望ましい。すなわち、再生されるウォブル信号を用 いてデータの記録動作を行うなどすることで、光ディス ク上に記録される1ビットのデータが同光ディスク内に しめる量を一定にすることができる。

【0004】とうした光ディスクに形成されているウォ ブル信号に同期したクロックを生成するために、従来よ りPLLがよく用いられている。すなわち、電圧制御発 振器を通じて発振制御されるクロックと再生されるウォ ブル信号とを位相比較器で比較し、これら2つの信号の 周波数及び位相差に応じた電圧を電圧制御発振器にフィ ードバックすることで、同電圧制御発振器から発振出力 される信号をウォブル信号に同期したものとすることが できる。

[0005]

【発明が解決しようとする課題】このようにPLLを用 いることで光ディスクの回転に同期したクロックを生成 することができるとはいえ、ウォブル信号の再生状態が 良好でなく、そのデューティ比が変化することがある。 このように、再生されるウォブル信号のデューティ比が 変化すると、上述した電圧制御発振器を通じて発振制御 されるクロックとこのウォブル信号との比較に際し、と のデューティ比の変化の影響を取り込むこととなる。こ のため、同電圧制御発振器を通じて発振制御されるクロ ックがこのデューティ比の変化の影響を受けるおそれが ある。

【0006】なお、上記光ディスクのデータ記録装置に おけるクロック発生器に限らず、互いにその周波数及び 位相が比較される信号のデューティ比が何らかの理由で 変化する場合にも、とうした実情は概ね共通したものと なっている。

【0007】本発明は上記実情に鑑みてなされたもので あり、その目的は、2つの信号の位相及び周波数の比較 に際し、その信号のデューティ比が変化する場合であ れ、それら信号の位相及び周波数比較を的確に行うとと のできる比較器を提供することにある。

[0008]

【課題を解決するための手段】との発明は、2つのバル

を出力する立ち上がり比較部と、前記2つのパルス信号 の立ち下がりタイミングの差に応じた第2の信号を出力 する立ち下がり比較部とを備え、前記第1及び第2の信 号に基づいて前記2つのパルス信号の各パルスの中心の 位相差を検出することで、これらパルス信号のデューテ ィ比が変化する場合であれ、それら信号の位相及び周波 数比較を的確に行うことを可能とするものである。

[0000]

【発明の実施の形態】以下、本発明にかかる比較器を D VD-R (Digital Versatile Disc Recordable) のデ ータ記録装置に備えられたシステムクロック内に適用さ れる一実施形態について、図面を参照しつつ説明する。 【0010】図1は、上記データ記録装置の全体構成を 示すブロック図である。

【0011】 とのデータ記録装置の記録媒体となる光デ ィスク1は、データを書き込む(記録する) ことが可能 な光ディスクであるDVD-Rディスクである。との光 ディスク1には、光ディスク1内の案内溝として機能す るプリグループが螺旋状に形成されているとともに、螺 ット(以下、LPP)が形成されている。

【0012】とのうち、上記プリグループは、光ディス ク1上を蛇行しつつ形成されている。 との蛇行 (ウォブ ル)成分の有する信号は、「140.6kHz」の周波 数を有し、とのウォブル信号には、絶対時間やディスク の仕様等の情報が含まれている。これにより、光ディス ク1へのデータの記録時には、この絶対時間情報を読み 出すことで、光ディスク1上での位置を把握しつつデー タの記録を行うことが可能となる。

【0013】また、上記LPPは、光ディスク1に螺旋 30 状に形成されている各ブリグルーブに沿って所定の間隔 で形成されている。との間隔は、上記ウォブル信号の約 16パルスに1パルスの割合の信号が得られる間隔に設 定されている。とのLPPの再生に基づいて得られる信 号がLPP信号である。

【0014】一方、この光ディスク1を対象とした上記 データ記録装置は、外部から入力されたデータを所定の フォーマットにエンコードするエンコーダ10、同エン コーダ10でエンコードされたデータに対応したレーザ を出力するための駆動信号を生成するレーザ駆動部2 0、同駆動信号に基づいて光ディスク1にレーザを照射 する光学ヘッド30を備えている。

【0015】ととで、光学ヘッド30は、記録時のデー タに応じてそれぞれ高出力レーザ及び低出力レーザを光 ディスク1 に形成された上記プリグループの中心(記録 層)に選択的に照射する1本のレーザ源と、同プリグル ープの両端に低出力のレーザを照射する再生専用の2本 のレーザ源とを備えている。そして、記録時には、これ ら3本のレーザ源のうち、出力の切替可能な1本のレー **ザ源によって、記録を所望するデータに応じて上記レー 50 テムクロックを、ウォブル信号とほぼ周波数同期させた**

ザ駆動部20によって生成される駆動信号に基づいたレ ーザが照射される。

【0016】更に、光学ヘッド30は、これらレーザの 光ディスク1上での反射光を受光する受光部を備えてい る。これら受光部は、上記切替可能なレーザ源からブリ グループの中心に照射されたレーザの反射光を受光する 素子と、上記2本の再生専用のレーザの反射光を受光す る素子とからなる。そして、2本の再生専用のレーザの 反射光を受光する素子では、ブリグループの両端から反 10 射されるレーザが受光され、これに基づいて上記ウォブ ル信号やLPP信号が検出される。

【0017】また、上記データ記録装置は、光ディスク 1を回転させるスピンドルモータ40や、同スピンドル モータ40を線速度一定に制御するスピンドルサーボ4 1を備えている。このスピンドルサーボ41によるスピ ンドルモータ40の線速度一定制御は、例えば、光ディ スク1上に形成されている上記ウォブル信号に基づいて 行われる。

【0018】 こうしたウォブル信号等、光ディスク1上 旋状に形成されたブリグルーブに近接してランドブリビ 20 に予め記録されている情報を読み出すべく、上記データ 記録装置は、光学ヘッド30において受光された反射光 から2値のディジタル信号を生成するRFアンブ50 や、同RFアンプ50において生成されたディジタル信 号をデコードするデコーダ51を備えている。そして、 とのデコーダ5 1 においてデコードされたウォブル信号 に基づいてスピンドルサーボ41では、スピンドルモー タ40を線速度一定にて制御する。

> 【0019】また、光ディスク1の回転の微妙な変化等 に追従してデータの記録を行うために、上記データ記録 装置では、上記エンコーダ10からレーザ駆動部20へ のデータの出力動作等のタイミングをとるために用いる システムクロックを、上記LPP信号に同期したものに している。詳しくは、LPP信号の周波数を分周比「1 /5952」で分周することで、各LPP信号のパルス 間に、5952のパルスを有するシステムクロックを生 成する。 とれにより、 システムクロックは、 「52.3 2MHz」の周波数を有する信号となる。

【0020】ただし、LPP信号は、ウォブル信号の約 16パルスに1パルスの割合で得られるものであるた 40 め、その頻度が低く、とのLPP信号に同期したシステ ムクロックを生成することは困難なものとなる。更に は、データ記録時において光ディスク1に形成されてい るLPPが欠落することがある。このため、上記ウォブ ル信号の約16パルスに1パルスの割合で定期的に上記 LPP信号が得られるわけではなく、同LPP信号に同 期したクロックを生成することはいっそう困難なものと なる。

【0021】そこで、上記データ記録装置では、システ ムクロックの生成を次の2段階で行う。すなわち、シス 後、LPP信号に基づいて同クロックの位相調整を行 う。このように、ウォブル信号に基づいて大きく同期を とった後に、LPP信号に基づいて微調整を行うこと で、システムクロックを光ディスク1の回転を正確に反 映したクロックとすることができる。

【0022】図2に、これらウォブル信号及びLPP信 号の関係について模式的に示す。同図2に示されるよう に、上記光ディスク1からレーザによって読み取られた ウォブル信号及びLPP信号(図2(a))は、上記R Fアンプ50にて2値化される(図2(b)及び図2 (c))。これらウォブル2値化信号とLPP2値化信 号とのパルスの中心は、互いにそろわず、微妙にずれた ものとなることがある(図2(d))。したがって、シ ステムクロックをウォブル信号の周波数帯域へと制御し た後、LPP信号に基づいて微調整をすることで、LP P信号に同期したシステムクロックを生成するようにす る。

【0023】とうした制御を行うべく、上記データ記録 装置は、ウォブル信号と周波数同期したクロックを生成 ロックを生成する第2のPLL部Bとの2つのPLL部 を備える。そして、ウォブル信号と周波数同期したクロ ックを生成する第1のPLL部Aにおいて用いられる電 圧制御発振器(以下、VCO)の制御電圧は、LPP信 号と位相同期したクロックを生成する第2のPLL部B において用いられるVCOの制御電圧としても用いられ る。詳しくは、この第2のPLL部Bにおいて用いられ るVCOの制御電圧として、自身の発振するクロックと LPP信号との位相差に基づく信号と、上記第1のPL L部Aにおける制御電圧信号とが用いられる。

【0024】ととで、とれら2つのPLLを備えるシス テムクロック発生部100について説明する。

【0025】とのシステムクロック発生部100におい て、上記ウォブル信号と周波数同期したクロックを生成 する第1のPLL部Aでは、次のような信号処理がなさ れる。すなわち、VCO121によって発振制御される クロックは、分周器122にてその周波数が分周され る。 との分周器 122 にて分周された分周クロックとウ ォブル信号との周波数及び位相が比較部110において 比較される。そして、同比較部110の比較結果に基づ 40 く信号がローパスフィルタ120にて平滑化された後、 制御電圧としてVCO121に印加される。 とうしてV CO121の出力信号がウォブル信号に周波数同期する よう制御される。なお、この分周器122の分周比は 「1/372」であり、これにより、VCO132の出 力信号は、「52.32MHz」に制御される。

【0026】次に、LPP信号と位相同期したクロック を生成する第2のPLL部Bでなされる信号処理につい て説明する。

【0027】との第2のPLL部Bは、自身の発振する 50 のパルスの中心と一致するように制御される。ちなみ

クロック及びLPP信号の位相差に基づく信号と上記第 1のPLL部Aにおける制御電圧とに基づいて制御され るVCOとして、これらが各別に入力される2つの入力 端子を備えたVCO141を備える。そして、とのVC O141に上記第1のPLL部Aにおける制御電圧が印 加されることで、同VCO141の発振する信号の周波 数がウォブル信号の周波数帯域に制御される。更に、V COl41の発振するクロックとLPP信号との位相差 に基づく信号が同VCO141に印加されることで、V 10 CO141の出力信号がLPP信号に同期したものに制

【0028】更に、本実施形態では、LPP信号が検出 されるであろう時期を予測することで、ノイズをLPP 信号と誤検出することによるフィードバック制御への影 響を回避する。

【0029】上記態様にてフィードバック制御を行うべ く、図1に示されるように、デコーダ51からシステム クロック発生部100に入力されるLPP信号とノイズ とを区別する処理がなされる。これに関しては、指令部 する第1のPLL部Aと、LPP信号と位相同期したク 20 165において、記録開始時にLPP信号がはじめて検 出された時が記憶されるとともに、例えばシステムクロ ック発生部100の出力するシステムクロックをカウン トするなどして、LPP信号が検出されてから次のLP P信号が検出されるまでの期間を推定する。こうして、 LPP信号が検出されるであろう時期に同期して所定周 期毎にウィンドウパルスが出力される。このウィンドウ パルスのパルス幅は、LPP信号が検出される可能性の ある時期をカバーする時間幅を有している。一方、LP P出力部164では、このウィンドウバルスの入力され 30 ている期間において、LPP信号が検出されたときにの み同LPP信号が出力される。これによりノイズをLP P信号と誤検出することを回避することができるように なる。

> 【0030】とうしてLPP出力部164から出力され たLPP信号と、VCO141の発振するクロックの周 波数が分周器142で分周された信号とが位相比較部1 31にて比較される。この比較結果に基づく信号は、チ ャージボンプ132にて所定の出力レベルに変換された 後、ローパスフィルタ140で平滑化される。とのロー パスフィルタ140の出力する制御電圧信号と上記VC O121の制御電圧信号とによって、VCO141が制 御される。

【0031】上記分周器142の分周比は「1/595 2」であり、これにより、VCO141の出力するクロ ックの周波数が、上記VCO121の周波数同様、「5 2. 32MHz」に制御される。

【0032】正確には、上記分周器142を介してVC O141から位相比較部131に入力されるパルスの立 ち上がりが、位相比較部131に入力されるLPP信号

に、とのような制御を行うためのLPP出力部164 や、位相比較部131、チャージポンブ132は、図3 に例示されるような構成を有する。

【0033】 CCで、先の図1 に示した位相比較部13 1に入力されたウィンドウパルスやLPP信号、更には 分周器142から出力される分周クロック、チャージボ ンブ132の出力の関係を図4に示す。

【0034】すなわち、上配LPP出力部164にウィンドウバルスが入力されていない期間(図4(a))おいては、ノイズが混入した(図4(b))としてもこれ 10が位相比較部131に出力されることはない。これに対して、ウィンドウバルス(図4(a))がLPP出力部164に入力されているときに、LPP信号が入力される(図4(b))と、同LPP信号が上記位相比較部131に出力される。これにより、上記チャージボンブ132では、位相比較部131にLPP信号が入力されてから分周クロック(図4(c))のバルスが立ち上がるまでの期間、高電位の信号を出力する(図4(d))。そして、LPP信号のバルスが入力されている期間であって、且つ分周クロックのバルスが立ち上がっている(図4(c))期間、上記チャージボンブ132は低電位の信号を出力する。

【0035】同チャージポンプ132は、ローバスフィルタ140に対するチャージ電流及びディスチャージ電流等しく設定され、分周クロックのエッジがLPP信号のパルスの中央に位置したときにチャージ時間及びディスチャージ時間が等しくなる構成を有する。こうして、チャージポンプ132の出力信号に基づいて、VCO141は、分周器142の分周クロックのパルスの立ち上がりがLPP信号のパルスの中心となるように制御され30る。

【0036】とこで、本実施形態において用いられる2つの入力端子を備えたVCO141について説明する。【0037】図5に示されるように、とのVCO141は、奇数個のインパータIVによって構成されるリングオシレータ141cを備えている。とれら各インパータIVは、電源VDD及び接地間で給電されるとともに、その給電量がVCO141に入力される2つの制御信号によって制御される。

【0038】詳しくは、入力端子aから入力される制御 40 信号によってpチャネルトランジスタT1a及びnチャネルトランジスタT2aが制御されることで、各インバータIV及び電源間と各インパータIV及び接地間との電流が制御される。一方、入力端子bから入力される制御信号によってpチャネルトランジスタT1b及びnチャネルトランジスタT2bが制御されることで、各インパータIV及び電源間と各インパータIV及び接地間との電流が制御される。このリングオシレータ141cの発振する信号の周波数は、各インパータIVを流れる電流量「1a+Ib」に比例するため、入力端子a及びb 50

から入力される信号に基づいてリングオシレータ141 cの発振する信号の周波数を調整することができる。 【0039】 こうしたリングオシレータ141 cの発振する信号の周波数の調整は、実際には、上記入力端子 a 及び b から入力される制御信号がバイアス回路141 a 及び141 b を介して所定の変換を受けることで行われる。換言すれば、上記トランジスタT1 a 及びT2 a と、トランジスタT1 b 及びT2 b の各ゲート端子に印加される制御電圧は、それぞれバイアス回路141 a 及び141 b にて生成される。 これらバイアス回路141 a 及び141 b は同一の回路であり、上記制御信号をレベル変換した後、カレントミラー回路を通じて電圧信号を出力する回路である。

【0040】更に、上記リングオシレータ141 cは、これら入力端子a及びbから入力される制御信号のうち、入力端子aから入力される制御信号によって広帯域制御が、入力端子bから入力される制御信号によって狭帯域制御が行われるように設定されている。これは、電源及びリングオシレータ141 c間や、リングオシレータ12041 c 及び接地間において導通制御される電流量を、入力端子aから入力される制御信号によるものの方が入力端子bから入力される制御信号によって制御されるトランジスタT1a及びT2aのトランシスタサイズを、入力端子bから入力される制御信号によって制御されるトランジスタT1a及びT2aのトランシスタサイズを、入力端子bから入力される制御信号によって制御されるトランジスタT1b及びT2bのサイズよりも大きく設定する。

【0041】 ことで、このVCO141の出力特性について、図6を用いて更に説明する。すなわち、図6 (a) に示されるように、VCO141の発振する信号の周波数は、入力端子aに入力される制御信号の電圧Vaを可変制御することで大きく変化する。これに対して、図6(b) に示されるように、同VCO141の発振する信号の周波数は、入力端子bに入力される制御信号の電圧Vbを可変制御することで微調整される。

【0042】したがって、同図6に例示されるように、 入力端子&に入力される制御信号の電圧レベルをV0に 設定してVCOの発振する信号を所望の周波数帯に概ね 制御した後、入力端子bに入力される制御信号の電圧レ ベルVbを可変制御することで、微調整を行うことがで きる。

【0043】なお、こうした特徴を有するVCO141 は、先の図1に示したように、広帯域制御を行う信号の 入力される入力端子aにウォブル信号に同期させるため の制御信号が、また、狭帯域制御を行う信号の入力され る入力端子bにLPPに同期させるための制御信号が、 それぞれ入力される。これにより、ウォブル信号の周波 数帯への制御を迅速に行うことができ、且つLPP信号 に基づいた策調整を的確に行うことができる。

) 【0044】そして、ウォブル信号に周波数同期したク

ロックを生成する第1のPLL部Aにおいて用いられる VCO121として、上記VCO141と同一のものを 用いる。これにより、VCO141の出力信号がウォブ ル信号に同期したときの同VCO121の制御信号を用 いて、VCO141の出力をウォブル信号に同期させる ことが可能となる。なお、VCO121の入力端子b は、一定の基準電圧にて常時給電された状態としてお く。

9

【0045】ところで、先の図2に示したように、ウォブル信号は、そのデューティ比が変化する。このため、上記第1のPLL部Aの生成するクロックとウォブル信号との位相差及び周波数差に基づいて制御されるVCO121は、このデューティ比の変化の影響を受けるおそれがある。このようにデューティ比の変化する信号に基づいて第1のPLL部Aにおける制御が行なわれると、第1のPLL部Aのロックが外れやすく、これに伴い、システムクロック発生部100から安定したシステムクロックCLKが出力されないおそれがある。

【0046】そこで、本実施形態では、上記第1のPLL部Aで生成されるクロック及びウォブル信号の両パル 20 スの立ち上がり及び立ち下がりをそれぞれ比較し、この比較結果に基づいて上記第1つPLL部Aで生成されるクロックとの位相周波数比較を行う。すなわち、ウォブル信号は、先の図2(d)に示したように、そのパルス幅Whやディーティ比が変化するにもかかわらず、各パルスの中心間の周期Twや位相が保持される。したがって、このパルス中心の周期Tw及び位相と、VCOの生成するクロックのパルス中心の周期Tw及び位相とに基づいて同VCOを制御することで、バルス幅Whやデューティ比の変化の影響を回避することができる。 30

【0047】上記態様にてパルスの中心を比較する比較部110では、立ち上がり比較部111及び立ち下がり比較部113において、上記立ち上がり及び立ち下がりが比較される。そして、これら比較結果に基づく指令信号が、チャージボンブ112及びチャージボンブ114にて所定の出力に変換される。これら出力の変換された検出信号は、加算器115で合成されて、ローパスフィルタ120へと出力される。

【0048】とこで、立ち上がり比較部111及びチャージポンプ112は、例えば図7に例示されるような回 40路様成を有する。図7に示されるように、チャージポンプ112は、ウォブル信号の立ち上がりタイミングがV CO出力信号の立ち上がりタイミングよりも早い場合に高電位の信号を出力し(チャージ動作)、VCO出力信号の立ち上がりタイミングがウォブル信号の立ち上がりタイミングよりも早い場合に低電位の信号を出力する(ディスチャージ動作)出力部112aを備えている。そして、この出力部112aの出力は、バイアス回路112bによって調整される。なお、このチャージポンブにおいて、ローバスフィルタ120に対するチャージ電 50

流及びディスチャージ電流は等しく設定される。

【0049】一方、立ち上がり比較部111では、上記入力されるウォブル信号及びVCO出力信号のパルスのいずれか一方が立ち上がってから他方が立ち上がるまでの期間、チャージポンブ112を介して所定の出力信号を出力するための制御を行う。まず、ウォブル信号及びVCOの出力信号(実際には、その周波数が分周された信号)はそれぞれ別のフリップフロップ(F/F)に入力される。そして、これらフリップフロップが入力信号の立ち上がりに同期して「H」レベル信号を出力することで、立ち上がりを検出する。また、2つのフリップフロップに入力される信号が両方とも立ち上がったときに、これら2つのフリップフロップをリセットすることで、チャージポンブ112による上記信号の出力を中断する。

【0050】なお、先の図1に示した立ち下がり比較部113及びチャージポンプ114は、上記立ち上がり比較部111及びチャージポンプ112とそれぞれ同一の構成を有している。そして、図1に示されるように、立ち下がり比較部113には、立ち上がり比較部111に入力される信号がインバータを介して反転されて入力されることで、立ち下がりが検出される。

【0051】図8に、立ち上がり比較部111及び立ち下がり比較部113に入力される信号と、加算器115からローバスフィルタ120への出力信号との関係を示す。図8に示されるように、VCO出力の立ち上がり及び立ち下がり(図8(b))とウォブル信号との各バルスの立ち上がり及び立ち下がりとが等しい場合(図8(a)のβ)には、これら各信号の入力に伴う上記加算器115からの出力はほぼ「0」となる。

【0052】 これに対して、VCO出力のバルス幅よりもウォブル信号のバルス幅が狭まった場合(図8(a)の α)には、VCOの出力するバルスの立ち上がりからウォブル信号のバルスが立ち上がるまでの期間、上配加算器 115 から低電位の信号が出力される(ディスチャージ動作がなされる)(図8(c)の α)。また、ウォブル信号のバルスの立ち下がりからVCOの出力するバルスの立ち下がりまでの期間、上記加算器 130 から高電位の信号が出力される(チャージ動作がなされる)(図8(c)の α)。

【0053】一方、VCO出力のバルス幅よりもウォブル信号のバルス幅が広がった場合(図8(a)の γ)には、ウォブル信号のバルスの立ち上がりからVCOの出力するバルスの立ち上がるまでの期間、上記加算器115から高電位の信号が出力される(チャージ動作がなされる)(図8(c)の γ)。また、VCOの出力するバルスの立ち下がりからウォブル信号のバルスが立ち下がるまでの期間、上記加算器115から低電位の信号が出力される(ディスチャージ動作がなされる)(図8(c)の γ)。

【0054】とのように、バルス中心が等しい場合には、チャージ電流及びディスチャージ電流が等しく設定される。したがって、ウォブル信号のバルス及びVCOの出力するバルスの各バルス幅の差異に関係なく、ウォブル信号及びVCO出力信号のバルスの中心が一致するように制御される。

【0055】以上説明した本実施形態によれば、以下の効果が得られるようになる。

【0057】なお、上記実施形態は以下のように変更して実施してもよい。

【0058】・立ち上がり比較部111及び立ち下がり 比較部113、チャージボンブ112、114の構成と しては、先の図1及び図7に例示したものに限られな い。要は、入力される2つのバルス信号の立ち上がりタ イミングの差に応じた信号を出力する比較部と、同2つ のバルス信号の立ち下がりタイミングの差に応じた信号 20 を出力する立ち下がり比較部とを備え、これら2つの比 較部の出力に基づいてバルス中心を比較する構成であれ ばよい。

【0059】・ウォブル信号に同期したクロックを生成するシステムクロック発生器に、立ち上がり比較部11 1及び立ち下がり比較部113、チャージボンブ11 2、114を用いた上記第1のPLL部Aを適用してもよい。これにより、デューティ比の変化の影響を回避しつつウォブル信号に同期したクロックの生成が可能となる。

【0060】・ウォブル信号等、デューティ比の変化し 易い信号が再生される光ディスクとしては、DVD-R にも限られない。CD-R(Compact Disc-Recordable)等の光ディスク、あるいはMO(Magneto-Optical disk)や、MD(Mini Disc)等の光磁気ディスク(本明細 書においては特にことわりのない限りこの光磁気ディスク も含めて光ディスクという)などの任意の光ディスク に下め記録された信号を再生しこの信号を基準信号として 周波数同期を行うPLL回路内において、位相周波数 比較を行う位相比較器として本発明の適用は有効である。

【0061】・更に、本発明にかかる位相比較器は、光

ディスクのデータ記録装置に備えられるシステムクロック発生部内のPLL回路に適用されるものにも限られない。要は、互いにその周波数及び位相が比較される信号のデューティ比が何らかの理由で変化する場合に、本発明にかかる位相比較器は有効である。

[0062]

【発明の効果】請求項1~3の発明によれば、2つのパルス信号の立ち上がり及び立ち下がりを比較することで、これら両パルス信号のパルス中心に基づいて位相及び国波数比較を行うととができる。

【0063】請求項4記載の発明によれば、ウォブル信号のデューティ比が変化する場合であれ、この影響を回避しつつ同ウォブル信号と同期したクロックを生成することができるようになる。

【図面の簡単な説明】

【図1】本発明にかかる位相比較器を光ディスクのデータ記録装置に適用した一実施形態について、同データ記録装置の全体構成を示すブロック図。

【図2】ウォブル信号及びLPP信号の特性を示す図。

【図3】同データ記録装置におけるLPP信号に位相同期したクロックを生成するPLLの一部の構成を例示する同路図

【図4】同LPP信号に位相同期するクロックを生成するPLLの制御態様を示すタイムチャート。

【図5】同データ記録装置におけるVCOの構成を示す 回路図。

【図6】同VCOの出力特性を示す図。


【図7】同データ記録装置における立ち上がり比較部及 びチャージポンプの構成を例示する回路図。


30 【図8】同データ記録装置におけるウォブル信号と周波 数同期したクロックを生成するPLLの制御態様を示す タイムチャート。


【符号の説明】

1…光ディスク、10…エンコーダ、20…レーザ駆動 部、30…光学ヘッド、40…スピンドルモータ、41 …スピンドルサーボ、50…RFアンブ、51…デコー ダ、100…システムクロック、111…立ち上がり比 較部、113…立ち下がり比較部、112,114,1 32…チャージボンブ、115…加算器、120,14 40 0…ローバスフィルタ、131…位相比較部、122, 142…分周器、121、141…VCO。


【図1】









【図5】



【図7】



【図8】



フロントページの続き

F ターム(参考) 5D044 BC05 CC06 DE32 FG05 QM12 QM16 5D090 AA01 BB03 CC03 DD03 FF07 GC03 5J106 AA04 BB04 CC20 CC24 CC30 CC32 CC34 CC38 CC52 DD13

DD32 FF02 FF05 JJ02 KK12